IMPLEMENTAZIONE DI MACCHINA A STATI FINITI SU FPGA

Il presente lavoro di tesi illustra la progettazione e l'implementazione di un orologio digitale (ore, minuti e secondi) basato sui principi dell'elettronica digitale. La fase di modellazione e simulazione sarà condotta nell'ambiente Deeds, mentre l'implementazione hardware sarà realizzata su scheda FPGA DE1 -SoC della Terasic mediante il software Quartus Prime. Il sistema utilizza pulsanti e interruttori come dispositivi di input e i display a 7 segmenti come periferiche di output per la visualizzazione dell'orario. L'avanzamento temporale è gestito tramite una rete di contatori digitali; il conteggio può iniziare da zero oppure da un orario specifico preimpostato mediante registri ad inserimento parallelo. L'architettura include inoltre diversi moduli logici necessari al funzionamento e all'adattamento del circuito sulla scheda. L'elaborato è completato dai richiami teorici sui componenti utilizzati e da una panoramica sui software impiegati.